PATENT ABSTRACTS OF JAPAN

(11)Publication number :

04-257268

(43)Date of publication of application: 11.09.1992

(51)Int.Cl.

H01L 29/788

H01L 29/792

G11C 16/06

H01L 27/04

H01L 27/10

 $(21) Application \ number: \textbf{03-018718} \quad (71) Applicant: \textbf{TOSHIBA CORP}$

(22)Date of filing: 12.02.1991 (72)Inventor: AOYANAGI YOJI

WADA YUKIO

(54) VOLTAGE SUPPLYING CIRCUIT FOR NON-VOLATILE MEMORY CELL



(57)Abstract:

PURPOSE: To provide a voltage supplying circuit for an electric field acceleration screening practicable non-volatile memory cell.

CONSTITUTION: A voltage dropping device 110 which drops the voltage raised by a voltage raising device 102 is connected between the voltage raising device 102 which raises the power-supply voltage and a non-volatile memory cell 100. One end of a pad 108 is connected to one point which is located between the voltage dropping device 110 and the memory cell 100. In the ordinary use, the voltage which is dropped by the voltage dropping device 110 is supplied to the memory cell 100 and in a test process, a voltage higher than the voltage dropped by the pad 108 is supplied to the memory cell 100.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-257268

(43)公開日 平成4年(1992)9月11日


(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇序
HO1L 2	29/788				
2	29/792				
G11C 1	16/06				
			7377-4M	H01L	29/78 3 7 1
			9191-5L	G11C	17/00 3 0 9 D
				審查請求 未請求	R 請求項の数4(全7頁) 最終頁に続く
(21)出願番号		特顧平3-18718		(71)出願人	000003078
					株式会社東芝
(22)出願日		平成3年(1991)2	月12日		神奈川県川崎市幸区堀川町72番地
				(72)発明者	青柳 洋史
					神奈川県川崎市幸区堀川町580番1号 株
					式会社東芝半導体システム技術センター内
				(72) 発明者	和田幸夫
				(12/)2//	神奈川県川崎市幸区堀川町580番1号 株
					式会社東芝半導体システム技術センター内
				(7.4) (P.IIII I	弁理士 鈴江 武彦
				(/4/1\PE/\	开程工 即任 政务

(54) 【発明の名称】 不揮発性メモリセルへの電圧供給回路

(57) 【要約】

【目的】この発明は、電界加速スクリーニングを可能と できる不揮発性メモリセルへの電圧供給回路を提供しよ うとするものである。

【構成】電減電圧を昇圧する界圧手致(102) と不揮発性 よモリセル(100) との相互間に昇圧手段(102) により昇 圧された電圧を降圧する降圧手段(110) が検索され、降 圧手段(110) とメモリセル(100) との相互間の一点にて ッド(108) の一端が接続されている。そして道常使用時 には降圧手段(10) により降圧された電圧をメモリセル (100) に供給し、検査工程時にはパッド(108) に降圧さ れた電圧より高い電圧を印加してメモリセル(100) に供 給するように構成したことを特徴としている。



【特許請求の範囲】

【請求項1】 電源電圧を昇圧する昇圧手段と、前記昇 圧手段に一端が接続され、前記昇圧手段により昇圧され た電圧を降圧する降圧手段と、前記降圧手段の他端に接 続された不揮発性メモリセルと、前記降圧手段と前記メ モリセルとの相互間の一点に一端を接続したパッドと、 を具備し、通常使用時、前記降圧手段により降圧された 電圧を前記メモリセルに供給し、検査工程時、前記パッ ドに印加され、前記降圧された電圧より高い電圧を前記 メモリセルに供給するように構成したことを特徴とする 10 クダウンさせて電圧を下げ、ゲート酸化腺等が破壊され 不揮発性メモリセルへの電圧供給回路。

1

【請求項2】 電源電圧を昇圧する昇圧手段と、前記昇 圧手段に一端が接続され、前記昇圧手段により昇圧され た電圧を降圧する降圧手段と、前記降圧手段の他端に接 続された不揮発性メモリセルと、前記降圧手段と前記不 揮発性メモリセルとの間に設けられた第1の端子と、前 記降圧手段と前記昇圧手段との間に設けられた第2の端 子と、を具備し、通常使用時、前記降圧手段により降圧 された電圧を前記メモリセルに供給し、検査工程時、前 電圧を前記メモリセルに供給するように構成したことを 特徴とする不揮発性メモリセルへの電圧供給回路。

【請求項3】 動作電源を昇圧する昇圧手段と、前記昇 圧手段に一端が接続され、前記昇圧手段により昇圧され た電圧を降圧する降圧手段と、前記降圧手段の他端に第 1のスイッチを介して接続された不揮発性メモリセル と、前記第1のスイッチと前記不揮発性メモリセルとの 相互間の一点と、前記降圧手段と前記昇圧手段との相互 間の一点とを互いに接続し、第2のスイッチを持つ電圧 チをオン、第2のスイッチをオフとし、前記降圧手段に より降圧された電圧を前記メモリセルに供給し、検査工 程時、前記第1のスイッチをオフ、第2のスイッチをオ ンとし、前記昇圧された電圧を、前記電圧伝達経路を介 して前記メモリセルに供給するように構成したことを特 徴とする不揮発性メモリセルへの電圧供給同路。

【請求項4】 前記降圧手段は、前記メモリセル側に力 ソードを接続したダイオードであることを特徴とする請 求項1乃至3いずれかに記載の不揮発性メモリセルへの 電圧供給回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は不揮発性メモリセルに 電圧を供給するための電圧供給回路に関する。

[0002]

【従来の技術】従来、不揮発性メモリセルに電圧を供給 するための電圧供給回路として、図11に示されるよう な回路がある。

【0003】図11に示すように、EEPROMメモリ セル100には昇圧回路102が接続されている。昇圧 50

回路102は、EEPROMメモリセルの記憶を書き込 む時や、記憶を消去する時等に用いられる高電圧(例え ば20V)を供給するものである。この昇圧回路102に より、例えば動作電源電圧(例えば5V)が上記高電圧 に昇圧される。昇圧同路102とEEPROMメモリセ ル100とを互いに接続する配線104には、これに力 ソードを接し、アノードを接地するダイオード106が 接続されている。このダイオード106はリミッタであ り、過大な電圧がかかってしまった時等、これをプレー ないようにEEPROMメモリセル100を保護するも のである。ダイオード106とEEPROMメモリセル 100との間のノードaには、パッド108が接続され ている。このパッド108はテスト時に使用されるもの で、例えば製造工程途中に行われるスクリーニングテス ト (選別検査工程) の際等、このパッド108に電圧を 印加することにより、EEPROMメモリセル100に 電圧が供給されるものである。

2

【0004】スクリーニングテストとはメモリセルに対 記第1の端子と第2の端子とを短絡し、前記昇圧された 20 し、例えば記憶の消去/書き込みを繰り返し行い、良品 と不良品とを振い分ける選別検査のことを言う。このス クリーニングテストで壊れたものは当然ながら不良品と され、正常なものは良品とされて、例えば次の工程に送 られる。このスクリーニングテストには様々な規定があ り、一例を挙げれば、記憶の消去/書き込みを数万回に および繰り返す等である。

【0005】しかし、例えば記憶の消去/書き込みを数 万回繰り返すスクリーニングテストは、非常に時間を要 するものであり、この結果、装置の製造着手から装置完 伝達経路と、を具備し、通常使用時、前記第1のスイッ 30 成までの期間を長くしてしまう一つの要因となってい る.

> [0006] 又、スクリーニングテストに要する時間を 短縮する方法として、スクリーニングテスト時、メモリ セルに供給される電圧を、通常の消去/書き込みに用い られる電圧より高くすることが考えられている。これは 所謂"電界加速スクリーニング"と呼ばれる方法であ る。これによれば、電圧を通常使用時より高くしてスト レスを加わり易くし、上記繰り返しの回数の減少を図る ものである。

【0007】しかし、図11に示したような電圧供給回 40 路では、ダイオード (リミッタ) 106が、パッド10 8~メモリセル100相互間のノードaに接続された状 盤にある。このため、ノードa~メモリセル100との 間の電位Eが、ダイオード106によりリミットされた 制限電圧以上に上がらない。このため、パッド108に 高電圧を印加したとしても、ダイオード106によりリ ミットがかかってしまい、電界加速スクリーニングが行 えない。

[0008]

[発明が解決しようとする課題] 以上、説明したよう

に、例えばスクリーニングテスト等に代表される検査工 程は、非常に長い時間を要するものである。このために 検査工程は、装置の製造着手から装置完成までの期間を 長くしてしまう原因の一つである。

【0009】これを解決するための方法として電界加速 スクリーニングがあるが、従来の電圧供給回路では、パ ッド~メモリセル相互間にリミッタが接続された形であ り、通常の消去/書き込み時とスクリーニングテスト時 とで電圧を互いに切り替えることができない。

たもので、その目的は、電界加速スクリーニングを可能 とできる不揮発性メモリセルへの電圧供給回路を提供す ることにある。

[0011]

【課題を解決するための手段】この発明の第1の態様に よる不揮発性メモリセルへの電圧供給回路は、電源電圧 を昇圧する昇圧手段と、前記昇圧手段に一端が接続さ れ、前記昇圧手段により昇圧された電圧を降圧する降圧 手段と、前記降圧手段の他端に接続された不揮発性メモ リセルと、前記降圧手段と前記メモリセルとの相互間の 20 が可能となる。 一点に一端を接続したパッドと、を具備し、通常使用 時、前記降圧手段により降圧された電圧を前記メモリセ ルに供給し、検査工程時、前記パッドに印加され、前記 降圧された電圧より高い電圧を前記メモリセルに供給す るように構成したことを特徴とする。

【0012】この発明の第2の態様による不揮発性メモ リセルへの電圧供給回路は、動作電源電圧を昇圧する昇 圧手段と、前記昇圧手段に一端が接続され、前記昇圧手 段により昇圧された電圧を降圧する降圧手段と、前記降 降圧手段と前記不揮発性メモリセルとの間に設けられた 第1の端子と、前記降圧手段と前記昇圧手段との間に設 けられた第2の端子と、を具備し、通常使用時、前配降 圧手段により降圧された電圧を前記メモリセルに供給 し、検査工程時、前記第1の離子と第2の端子とを短絡 し、前記昇圧された電圧を前記メモリセルに供給するよ うに構成したことを特徴とする。

【0013】この発明の第3の態様による不揮発性メモ リセルへの電圧供給回路は、動作電源を昇圧する昇圧手 より昇圧された電圧を降圧する降圧手段と、前記降圧手 段の他端に第1のスイッチを介して接続された不揮発性 メモリセルと、前記第1のスイッチと前記不揮発性メモ リセルとの相互間の一点と、前記降圧手段と前記昇圧手 段との相互間の一点とを互いに接続し、第2のスイッチ を持つ電圧伝達経路と、を具備し、通常使用時、前記第 1のスイッチをオン、第2のスイッチをオフとし、前記 降圧手段により降圧された電圧を前記メモリセルに供給 し、検査工程時、前配第1のスイッチをオフ、第2のス イッチをオンとし、前記昇圧された電圧を、前記電圧伝 50 昇圧回路102で昇圧された電圧より、(ダイオードの

達経路を介して前記メモリセルに供給するように構成し たことを特徴とする。又、第1~第3の態様において、 前記降圧手段は、前記メモリセル側にカソードを接続し たダイオードであることを特徴とする。

[0014]

【作用】上記のような第1~第3の態様による不揮発性 メモリセルへの電圧供給回路にあっては、通常使用時、 電圧が降圧手段を介してメモリセルに供給される。これ と共に、例えば前記降圧手段と前記メモリセルの相互間 【0010】この発明は上記のような点に鑑みて為され 10 の一点に一端を接続したパッド、又は前記降圧手段の例 えば両端にそれぞれ設けられた端子、又は前記降圧手段 の例えば両端にそれぞれ接続され、スイッチを有する電 圧伝達経路、といった主に検査工程時に使用される部位 が更に有されている。これらの部位は、前記降圧手段に より降圧された電圧とは異なる電圧を前記メモリセルに 供給できるように、その一端が前記メモリセルと降圧手 段との相互間に接続されている。これにより、メモリセ ルに対して供給される電圧を通常使用時と検査工程時と で各々切り替えることができ、電界加速スクリーニング

> 【0015】又、前記隆圧手段は、前記メモリセル側に カソードを接続したダイオードにより構成することによ り、前記部位より昇圧手段に向かって流れるような電流 を阻止することができる。

[0016]

【実施例】以下、図面を参照し、この発明を実施例によ り説明する。

【0017】図1はこの発明の第1の実施例に係わる不 揮発性メモリセルへの電圧供給回路を示す図である。図 圧手段の他端に接続された不揮発性メモリセルと、前記 30 1 において図10と同一の部分については同一の参照符号 を付す。

【0018】図1に示すように、EEPROMメモリセ ル100 (以下、単にセル100 と称す) と動作電源電圧 を昇圧して記憶の消去/書き込みに用られる高電圧を生 成する昇圧回路102とが、配線104により互いに接 続されている。この配線104中には隆圧回路110が 挿人されている。この降圧回路110は、例えば複数の ダイオードD1~Dnにより構成される。複数のダイオ - ドD1~Dnについては、例えばNチャネル型MOS 段と、前記昇圧手段に一端が接続され、前記昇圧手段に 40 FETのソース/ドレインの一方とゲートを短絡したも のでも良い。又、複数のダイオードD1~Dnは、セル 100側にカソードが接続され、昇圧回路102側にア ノードが接続されるようにして直列に接続されている。 ダイオードD1のカソードと、セル100との間のノー ド a には、テスト時に使用されるパッド108が接続さ れている。

> 【0019】上記構成の電圧供給回路によれば、例えば 通常動作において、降圧回路110により降圧された電 圧E1がセル100に供給される。例えば電圧E1は、

5

接続段数n×ダイオードの順方向降下電圧VD)分だけ 低い電圧となる。又、スクリーニングテスト等の検査工 程においては、外部電源111よりパッド108に印加 された電圧E2がセル100に供給される。

- 【0020】上記構成の電圧供給回路であれば、通常使 用時と検査工程時とで、セル100に供給する電圧を互 いに切り替えることができ、電界加速スクリーニングが 可能である。これにより、検査工程に要する時間を短縮 できる不揮発性メモリセルへの電圧供給回路が得られる ものである。
- 【0021】尚、パッド104より電圧がセル100に 供給される時、ノードaの電位が高くなる。しかし、こ の時は、例えば図1に示すように降圧回路110を構成 するダイオードD1~Dnのカソードがノードaに接続 されていることにより、ノードaから昇圧回路102に 向かっては逆パイアスとなり、電流が流れることがな い。又、パッド108より電圧がセル100に供給され る時、昇圧同路102が所定の電圧に保持されても良 い。例えばパッド108に印加される電圧と同じ、ある いはそれより低い電圧に保持しておく等である。
- 【0022】図2及び図3はそれぞれこの発明の第2の 実施例に係わる不揮発性メモリセルへの電圧供給回路を 示す図である。図2及び図3において図1と同一の部分 については同一の参照符号を付し、異なる部分について のみ説明する。
- 【0023】図2又は図3に示すように、降圧回路11 0とセル100との間のノードaに第1の端子120A が接続され、又、降圧回路110と昇圧回路102との 間のノードトに第2の端子120Bが接続されている。 れ、通常の状態ではオープンにされており、例えばテス ト時にのみこれらは使用される。
- 【0024】例えば図2が通常の状態(実使用時)を示 しており、昇圧回路102で昇圧された電圧が、降圧回 路110によりある程度降圧されてから、セル100に 供給される (電圧E1)。
- 【0025】又、図3が例えばスクリーニングテスト時 の状態を示しており、短絡手段122により、第1の端 子120Aと第2の端子120Bとが短絡されている。 れた電圧が短絡手段122を介してセル100に供給さ れる(電圧 E 2)。
- 【0026】 このように、第1の端子120Aと第2の 端子120Bとを短絡させることにより、昇圧回路10 2で昇圧された電圧を、ほぼそのままにしてセル100 に供給できる。反対に短絡させなければ、上記昇圧され た電圧を、降圧回路110により降圧してから、セル1 00に供給できる。この結果、第1の実施例と同じよう に、通常使用時と検査工程時とで、セル100に供給す る電圧を互いに切り替えることができる。尚、短絡手段 50 6 において図5 と同一の部分については同一の参照符号

6 122としては、様々な方法が考えられるが、一例を挙 げるとすれば、ウェーハブローバ等を介して短絡させる 等がある。

【0027】図4はこの発明の第3の実施例に係わる不 揮発性メモリセルへの電圧供給回路を示す図である。図 4 において図2と同一の部分については同一の参照符号 を付し、異なる部分についてのみ説明する。

【0028】図4に示すように、第2の端子120B は、降圧回路110に接続されても良い。例えば降圧回 10 路110内で直列接続されたダイオードD1~Dnの相 互接続点 (ノードc) のいずれかに上記第2の端子12 0 Bを接続する等である。

【0029】このようにしても、第2の実施例と同様 に、第1の端子120Aと第2の端子120Bとを短絡 させるだけで、降圧回路110で充分に降圧された電圧 と、端子120Bより抽出された電圧との2種類を得る ことができ、セル100に対して供給することができ

【0030】図5はこの発明の第4の実施例に係わる不 20 揮発性メモリセルへの電圧供給回路を示す図である。図 5 において図1と同一の部分については同一の参照符号 を付し、異なる部分についてのみ説明する。

【0031】図5に示すように、降圧回路110とノー ドaとの間に直列に接続され、スイッチとして機能する 第1のMOSFET130が設けられている。又、ノー ドaとノードbとを互いに接続し、ノードbの電圧をノ ドaに伝えるための電圧伝達経路128が設けられて いる。この電圧伝達経路128には、スイッチとして機 能する第2のMOSFET132が設けられている。 これらの第1、第2の端子120A、120Bはそれぞ 30 又、MOSFET130、132のゲートにはそれぞ れ、制御信号である信号A、及びこれの反転信号A

> 【0032】例えばこの回路では、通常の状態(実使用 時) において、MOSFET130をオンさせておき、 MOSFET132をオフさせておく。これにより、降 圧回路100により降圧された電圧が、セル100に供 給される (電圧 E1)。

(一) により駆動される。

【0033】又、検査工程時には、反対にMOSFET 130をオフさせ、MOSFET132をオンさせてお このように短絡させた状態で、昇圧回路102で昇圧さ 40 く。これにより、昇圧回路100により昇圧された重圧 が、電圧伝達経路128を介してセル100に供給され る(電圧E2)。このようにして第1の実施例と同じよ うに、通常使用時と検査工程時とで、セル100に供給 する電圧を互いに切り替えることができる。又、MOS FET130及び132は、その他のスイッチ手段に置 き換えられても良い。その他のスイッチ手段としては、 例えばヒューズ等である。

> 【0034】図6はこの発明の第5の実施例に係わる不 揮発性メモリセルへの電圧供給回路を示す図である。図

7

を付し、異なる部分についてのみ説明する。

【0035】図6に示すように、ノードaとダイオード D1~Dnの相互接続点であるノードcとの間に、第2 のMOSFET132 を持つ電圧伝達経路128を挿入す るようにしても良い。

【0036】図7はこの発明の第6の実施例に係わる不 揮発性メモリセルへの電圧供給回路を示す図である。図 7において図1と同一の部分については同一の参照符号 を付し、異なる部分についてのみ説明する。

た回路において、降圧回路110と昇圧回路102との 間のノード bに、リミッタとして機能するダイオード1 06を更に接続したものである。ダイオード106はリ ミッタとして機能できるように、カソードがノードもに 接続され、アノードが接地されている。このように、降 圧回路110と昇圧回路102との間にリミッタとして のダイオード106を接続しても良い。

【0038】図8はこの発明の第7の実施例に係わる不 揮発性メモリセルへの電圧供給回路を示す図である。図 8において図2と同一の部分については同一の参照符号 20 を付し、異なる部分についてのみ説明する。図8に示す ように、第2の実施例で説明した回路において、ノード bに、リミッタとして機能するダイオード106を更に 接続したものである。

【0039】尚、この場合には、昇圧回路102により 昇圧された電圧が、ダイオード106によりリミットさ れる。このリミットされた電圧が、降圧回路110によ り降圧されてセル100に供給されるか、あるいはリミ ットされた電圧が、端子120Aと120Bとを短絡さ せることにより、ほぼそのままの電圧が維持されてセル 30 100に供給されるかのいずれかとされる。これによ り、電界加速スクリーニングを行うための電圧をリミッ トすることもできる。

【0040】図9はこの発明の第8の実施例に係わる不 揮発性メモリセルへの電圧供給回路を示す図である。図 9において図5と同一の部分については同一の参照符号 を付し、異なる部分についてのみ説明する。図9に示す ように、第4の実施例で説明した回路において、ノード bに、リミッタとして機能するダイオード106を更に 接続したものである。この場合には、第7の実施例と同 40 様に、世界加速スクリーニングを行うための電圧をリミ ットすることができる。次に、電界加速スクリーニング を行うことによる効果について、より詳細に説明する。

【0041】図10は横軸に消去/書き込みの回数をと り、縦軸にEEPROMの累積不良率をとり、両者の関 係を示した特性図 (ワイブルプロット) である。尚、図 10は電界加速スクリーニングを説明するための図であ り、このため、模式的に示されている。

【0042】図10において、線1は、スクリーニング テストが電圧E1 (通常使用時の電圧) により行われた 50

場合を示している線である。線IIは、スクリーニングテ ストが電圧 E 2 (通常使用時より高い電圧:電界加速ス クリーニングを指す) により行われた場合を示している 線である。電圧E1と電圧E2との関係は、E1<E2

【0043】図10に示すように、例えば線I、線IIの 双方で消去/書き込みが100回のスクリーニングが行 われたと仮定する。この時、線IIでは、電圧が高められ ていることにより100回の回数で、線Iにおける1000 【0037】図7に示すように、第1の実施例で説明し 10 ~3000回程度の回数に相当した不良率が実現される。図 中のΔF1は、消去/書き込み100回のスクリーニン グにおいて、消去/書き込みが10000回となった時 点での不良率である。 Δ F 2 は、消去/書き込み 1 0 0 0~3000回のスクリーニングにおいて、消去/書き 込みが10000回となった時点での不良率である。こ れら不良率の関係は、 $\Delta F1>\Delta F2$ となっている。こ のような不良率の差により、製品出荷後における不良率 を軽減できると共に、スクリーニングテストに要する時 間を短縮できる。

> 【0044】上記構成の不揮発性メモリセルへの電圧供 絵回路によれば、通常使用時と検査工程時とで、第1の 実施例に代表されるように装置の外部電源より、あるい は第2、第4の実施例に代表されるように装置内部での 昇圧により、EEPROMメモリセルへ供給する電圧を それぞれ切り替えることができる。これにより上記のよ うな優れた効果を奏する電界加速スクリーニングを、例 えば降圧回路を備えるだけの簡単な回路で実現できるも のである。

[0045]

【発明の効果】以上説明したようにこの発明によれば、 電界加速スクリーニングを可能とできる不揮発性メモリ セルへの電圧供給回路を提供できる。 【図面の簡単な説明】

【図1】この発明の第1の実施例に係わる不堪発性メモ リセルへの電圧供給同路を示す図。

【図2】この発明の第2の実施例に係わる不揮発性メモ リセルへの電圧供給回路を示す図。

【図3】 この発明の第3の実施例に係わる不揮発性メモ リセルへの電圧供給回路を示す第1の図。

【図4】 この発明の第3の実施例に係わる不揮発性メモ リセルへの電圧供給回路を示す第2の図。

【図5】この発明の第4の実施例に係わる不揮発性メモ リセルへの電圧供給回路を示す図。

【図6】 この発明の第5の実施例に係わる不揮発性メモ リセルへの重圧供給回路を示す図。

【図7】この発明の第6の実施例に係わる不揮発性メモ リセルへの電圧供給回路を示す図。

【図8】この発明の第7の実施例に係わる不揮発性メモ リセルへの電圧供給回路を示す図。 【図9】この発明の第8の実施例に係わる不揮発性メモ

-375-

9

リセルへの電圧供給回路を示す図。


【図10】消去/書き込みとEEPROMの累積不良率 との関係を示す特性図。

【図11】従来の不揮発性メモリセルへの電圧供給回路 を示す図。


【符号の説明】

100…EEPROMメモリセル、102…昇圧回路、106…ダイオード(リミッタ)、108…パッド、110…屛圧回路、120A…第1の端子、120B…第2の端子、122…短絡手段、128…電圧伝達経路、130、132…MOSFET。







[図2]




[図3]





[図4]



[246]







フロントページの続き